日本国特許庁 JAPAN PATENT OFFICE



RECEIVED

9 JAN 2004

PCT

WIPO

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月15日

出 願 番 号 Application Number:

特願2002-331884

[ST. 10/C]:

 $[\ J\ P\ 2\ 0\ 0\ 2\ -\ 3\ 3\ 1\ 8\ 8\ 4\]$

出 願 人
Applicant(s):

三洋電機株式会社

株式会社数理設計研究所

三洋セミコンデバイス株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年12月18日

特許庁長官 Commissioner, Japan Patent Office 今井康



CERTIFIED COPY OF PRIORITY DOCUMENT

BEST AVAILABLE COPY

出証番号 出証特2003-3104950

【書類名】

特許願

【整理番号】

KGA1020081

【提出日】

平成14年11月15日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 7/58

G09C 1/00

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

女屋 正人

【発明者】

【住所又は居所】

群馬県前橋市上佐鳥町54-2 株式会社数理設計研究

所内

【氏名】

玉置 晴朗

【発明者】

【住所又は居所】

東京都台東区上野1丁目19番10号 三洋セミコンデ

バイス株式会社内

【氏名】

池谷 昭

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【特許出願人】

【識別番号】

502398610

【氏名又は名称】

株式会社数理設計研究所

【特許出願人】

【住所又は居所】

東京都台東区上野1丁目19番10号

【氏名又は名称】 三洋セミコンデバイス株式会社

【代理人】

【識別番号】

100075258

【弁理士】

【氏名又は名称】

吉田 研二

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】

100096976

【弁理士】

【氏名又は名称】

石田 純

【電話番号】

0422-21-2340

【手数料の表示】

【予納台帳番号】

001753

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 乱数生成装置

【特許請求の範囲】

【請求項1】 各々所定の疑似乱数系列の乱数を出力可能な複数の疑似乱数 生成手段と、

前記複数の疑似乱数生成手段の出力に基づいて出力乱数を生成可能な出力乱数生成手段と、

物理乱数を生成する物理乱数生成手段と、

前記物理乱数生成手段の生成した物理乱数に基づいて、前記出力乱数生成手段における出力乱数の生成に、少なくとも一つの前記疑似乱数生成手段で生成される疑似乱数を用いるか否かを切り替える切替手段と、

を備える乱数生成装置。

【請求項2】 前記切替手段は、物理乱数に基づいて、少なくとも一つの前 記疑似乱数生成手段にクロック信号を入力するか否かを切り替えることを特徴と する請求項1に記載の乱数生成装置。

【請求項3】 前記物理乱数生成手段の生成した物理乱数が少なくとも一つの前記疑似乱数生成手段のクロック信号として入力されることを特徴とする請求項1に記載の乱数生成装置。

【請求項4】 前記切替手段は、物理乱数に基づいて、少なくとも一つの前 記疑似乱数生成手段で生成された疑似乱数を前記出力乱数生成手段に入力するか 否かを切り替えることを特徴とする請求項1に記載の乱数生成装置。

【請求項5】 前記出力乱数生成手段は、排他的論理和ゲートであることを 特徴とする請求項1~4のうちいずれか一つに記載の乱数生成装置。


【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、乱数生成装置に関し、特に暗号化アルゴリズムに好適な乱数生成装置に関する。

[0002]



暗号化アルゴリズム等では、セキュリティの確保のために、しばしば乱数が用いられる。その場合の乱数としては、一般的に、M系列 (Maximum length code : 最長符号系列) 等に代表される疑似乱数が用いられてきた。M系列符号は、公知の線形シフトレジスタ符号発生器によって生成することができる。

[0003]

また、上記疑似乱数以外の乱数として、原子核の崩壊現象がランダムとなることや電気雑音等の自然現象を利用して生成される物理乱数が知られている。暗号化アルゴリズム等においても、上記疑似乱数に替えて、この物理乱数を利用する場合もある(例えば、特許文献1参照。)。

[0004]

【特許文献1】

特開2000-66592号公報

[0005]

【発明が解決しようとする課題】

しかしながら、M系列等に代表される疑似乱数は、必ずしも安全性の高い乱数とは言えず、セキュリティ確保の面からは好ましくない面がある。疑似乱数は、一定の算術プロセスあるいは関数の組み合わせから生成されるため、同じ初期条件を与えれば、同一の乱数を生成可能となるからである。

[0006]

また、一般的に物理乱数は微弱な信号であるため、暗号化アルゴリズム等で使用するためには、通常、増幅器によって利用可能なレベルに増幅される。ところが、増幅器は電界や磁界によって影響を受ける場合があり、それらの意図的な印加によって乱数の発生確率が操作され、安全性が低下してしまう場合があった。

[0007]

【課題を解決するための手段】

本発明にかかる乱数生成装置は、各々所定の疑似乱数系列の乱数を出力可能な 複数の疑似乱数生成手段と、上記複数の疑似乱数生成手段の出力に基づいて出力 乱数を生成可能な出力乱数生成手段と、物理乱数を生成する物理乱数生成手段と 、上記物理乱数生成手段の生成した物理乱数に基づいて、上記出力乱数生成手段における出力乱数の生成に、少なくとも一つの上記疑似乱数生成手段で生成される疑似乱数を用いるか否かを切り替える切替手段と、を備える。すなわち、上記本発明にかかる乱数生成装置によれば、複数の疑似乱数系列のうち出力乱数の元となる疑似乱数系列が物理乱数に基づいて変更されるため、従来の疑似乱数のみを用いた乱数生成装置に比べて乱数の予測性を低減することができる。また、物理乱数を直接的な出力乱数としては用いないため、仮に外部から物理乱数生成手段に何らかの操作が加えられたとしても、出力乱数の予測は従来装置に比べてかなり難しくなる。

[0008]

上記本発明にかかる乱数生成装置では、上記切替手段が、物理乱数に基づいて、少なくとも一つの上記疑似乱数生成手段にクロック信号を入力するか否かを切り替えるように構成してもよい。この構成では、疑似乱数生成手段にクロック信号を入力するか否かを切り替えることで、その疑似乱数生成手段から新たな疑似乱数が出力されるか否かが切り替わる。


[0009]

また、上記本発明にかかる乱数生成装置では、上記物理乱数生成手段の生成した物理乱数が少なくとも一つの上記疑似乱数生成手段のクロック信号として入力されるように構成してもよい。この構成では、クロック信号としての物理乱数出力の値が切り替わることで、その疑似乱数生成手段から新たな疑似乱数が出力されるか否かが切り替わる。なお、この場合には、上記物理乱数生成手段が上記切替手段として機能することになる。

[0010]

また、上記本発明にかかる乱数生成装置では、上記切替手段が、物理乱数に基づいて、少なくとも一つの上記疑似乱数生成手段で生成された疑似乱数を上記出力乱数生成手段に入力するか否かを切り替えるように構成してもよい。この構成では、切替手段によって、少なくとも一つの疑似乱数生成手段によって生成された疑似乱数を出力乱数生成手段に入力するか否かを切り替える。

[0011]



実施の形態 1. 図 1 は、本実施形態にかかる乱数生成装置 1 0 の構成を示す図、また図 2 は、物理乱数発生器 1 6 の構成図である。

[0012]

乱数生成装置10は、二つの疑似乱数生成部12a, 12b、出力乱数生成部 14、物理乱数発生器16、および切替部18を含む。このうち疑似乱数生成部 12a, 12bは、それぞれ、縦続して接続された複数のフリップフロップを含 むシフトレジスタ20a, 20bと、所定の複数のタップ位置からの出力値の排 他的論理和を出力するEXORゲート22a,22bと、を有し、所定のM系列 の乱数を出力する線形シフトレジスタ符号発生器として構成されている。図1の 例では、シフトレジスタ20aは、17個のフリップフロップを有しクロック信 号に応じてビットシフトする17段シフトレジスタであり、入力側より第3番目 と第17番目のフリップフロップからのタップ出力(Q出力;Q3,Q17)に 基づいて帰還入力値(シフトレジスタ20aのD1入力;「1」 (ハイレベル) または「0」 (ローレベル)) が生成される。また、シブトレジスタ20bは、 15個のフリップフロップを有しクロック信号に応じてビットシフトする15段 シフトレジスタであり、入力側より第2番目と第15番目のフリップフロップか らのタップ出力(Q2,Q15)に基づいて帰還入力値が生成される。シフトレ ジスタ20a,20bの段数および帰還入力の元となるタップ位置は互いに異な っており、疑似乱数生成部12a,12bは、相異なるM系列符号を生成するこ とができる。

[0013]

本実施形態では、疑似乱数生成部12aが動作するためのクロック信号(シフトレジスタ20aがビットシフトを行うためのクロック信号)は、信号源24より直接入力されるが、疑似乱数生成部12b(シフトレジスタ20b)のクロック信号は、信号源24より切替部18を介して入力される。切替部18は、物理乱数発生器16からの物理乱数出力に基づいて、疑似乱数生成部12bにクロック信号を入力するか否かを切り替える。図1の例では、切替部18はANDゲートとして構成され、信号源24からの共通クロック信号の値が「1」であり、か

つ物理乱数出力値が「1」であるときにのみ、疑似乱数生成部 12 bに入力するクロック信号の値(すなわち出力値)を「1」とする。疑似乱数生成部 12 b は、入力されるクロック信号の値が「1」(ハイレベル)であるときにのみ新たな疑似乱数を出力する(疑似乱数を更新する)から、疑似乱数生成部 12 b で生成された疑似乱数は物理乱数出力値が「1」であるときにのみ出力乱数生成部 14 に入力され、他方、物理乱数出力値が「0」であるときは、その出力値は出力線につながるビットの値(図 1 の例では第 15 番目のビットのQ 15 出力;「1」または「0」)で固定されることとなる。

[0014]

そして、出力乱数生成部14において、二つの疑似乱数生成部12a, 12b の出力値に基づいて出力乱数が生成される。図1の例では、出力乱数生成部14 は、EXORゲートとして構成され、疑似乱数生成部12a, 12bからの出力 値が不一致であるときには出力値を「1」とし、他方、それらが一致するときに は出力値を「0」とする。ここで、上述したように、物理乱数出力値が「1」で あるときは、疑似乱数生成部12bの出力値は疑似乱数となり、他方、物理乱数 出力値が「0」であるときは、疑似乱数生成部12bの出力値は「1」または「 0」で固定される。つまり、出力乱数生成部14の出力乱数は、物理乱数出力値 が「1」であるときは、疑似乱数生成部12a, 12bの双方で生成された疑似 乱数に基づいて生成されることとなり、物理乱数出力値が「0」であるときは、 疑似乱数生成部12aによって生成された疑似乱数に基づいて生成されることと なる。すなわち、本実施形態によれば、出力乱数をどの疑似乱数を用いて生成す るかが物理乱数によってランダムに変化することとなり、従来の物理乱数あるい は疑似乱数に比べて、その予測が非常に難しくなると言える。さらに、本実施形 態では、複数の疑似乱数生成部12a,12bによって相異なる疑似乱数が生成 されるので、それら複数の疑似乱数生成部12a,12bの双方に基づいて生成 された出力乱数自体の予測も難しく、結果として出力乱数の予測は極めて難しく なる。

[0015]

ところで、物理乱数発生器16は、物理乱数発生源16a、増幅回路16bお


よび二値化回路16cを備える。このうち、物理乱数発生源16aは、自然現象に基づいてランダムに変化する信号を生じうるものであり、例えば、上記特許文献1に開示されるような、接合を含む電流路に生じる雑音信号を生じる半導体素子を含むものとすることができる。なお、これには限られず、放射性物質の崩壊を利用したもの等もこの物理乱数発生源16aとして用いることができる。物理乱数発生源16aにて生じた信号は、増幅回路16bにおいて増幅され、さらに二値化回路16cにおいて二値化処理される。二値化回路16cは、所定のサンプリングタイミングで、増幅された信号の振幅と所定の閾値とを比較し、例えば、増幅された信号の振幅が所定の閾値より高いときには「1」を、逆に低いときには「0」を出力する。こうして物理乱数発生器16により、「1」または「0」を示す所定電圧の物理乱数出力値が生成される。なお、二値化回路16cの閾値のレベルは任意に設定することができるが、通常は「1」および「0」の発生確率がほぼ1対1となるように設定される。なお、二値化回路16cにおいて、単に、増幅された信号の振幅を所定の閾値と比較して出力信号を発生するようにしてもよい。

[0016]

実施の形態 2. 図 3 は、本実施形態にかかる乱数生成装置 3 0 の構成を示す 図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を 付し、重複する部分の説明は省略する。

[0017]

上記実施の形態1では、疑似乱数生成部12bには、クロック信号として、物理乱数発生器16からの物理乱数出力と信号源24からの共通クロック信号との論理積を入力したが、本実施形態では、疑似乱数生成部12bへのクロック信号を、物理乱数発生器16からの物理乱数出力そのものとしている。本実施形態では、物理乱数発生器16が切替部に相当する。なお、疑似乱数生成部12aのクロック信号CKは物理乱数出力とは独立して入力される。このような構成とした場合も、上記実施の形態1と同様の効果が得られる。すなわち、物理乱数出力値が「1」であるときには、疑似乱数生成部12bは、物理乱数出力の出力タイミング(=物理乱数発生器16のサンプリングタイミング)で、順次、疑似乱数を




[0018]

実施の形態3. 図4は、本実施形態にかかる乱数生成装置40の構成を示す 図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を 付し、重複する部分の説明は省略する。

[0019]

本実施形態では、疑似乱数生成部12bで生成した疑似乱数が出力乱数生成部14に入力されるか否かが切替部48によって制御される。図4の例では、疑似乱数生成部12bの出力は、ANDゲートとして構成される切替部48を介して出力乱数生成部14に入力されるようになっている。そして切替部48において、物理乱数発生器16からの物理乱数出力と疑似乱数生成部12bの出力との論理積が取得され、これが出力乱数生成部14に入力される。すなわち、物理乱数出力値が「1」であるときは、疑似乱数生成部12bで生成された疑似乱数がそのまま出力乱数生成部14に入力され、出力乱数生成部14は、疑似乱数生成部12a,12b双方の疑似乱数の排他的論理和を取得し、これを出力乱数として出力する。他方、物理乱数出力値が「0」であるときは、出力乱数生成部14には「0」が入力され、出力乱数生成部14がらは、疑似乱数生成部12aの出力値と同じ値の出力乱数(すなわち疑似乱数生成部12aの出力した疑似乱数)が




[0020]

実施の形態4. 図5は、本実施形態にかかる乱数生成装置50の構成を示す 図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を 付し、重複する部分の説明は省略する。

[0021]

本実施形態では、疑似乱数生成部 1 2 a, 1 2 b でそれぞれ生成された疑似乱 数が出力乱数生成部14に入力されるか否かが物理乱数出力値によって切り替わ る。なお、図5の例の場合、疑似乱数生成部12a,12bの生成した疑似乱数 のうちいずれか一方が選択的に出力乱数生成部14に入力され、選択入力された 疑似乱数がそのまま出力乱数生成部14の出力、すなわち乱数生成装置50の出 力となっている。つまり、図5の例では、複数の疑似乱数生成部12a, 12b によってそれぞれ生成される疑似乱数パターンのうちどれを出力するかを、物理 乱数によって選択的に切り替えていると言うこともできる。具体的には、切替部 58は、二つのANDゲート58a, 58bを備えており、そのうち一方のAN Dゲート58aには、疑似乱数生成部12aの出力と物理乱数発生器16からイ ンバータ58cを介して物理乱数出力値が入力され、もう一方のANDゲート5 8 b には、疑似乱数生成部12 b の出力と物理乱数発生器16 からの物理乱数出 力値が入力される。そして、これら二つのANDゲート58a,58bの出力が 出力乱数生成部14に入力され、それらの排他的論理和が出力乱数となる。そし て、この構成では、物理乱数出力値が「1」であるときは、疑似乱数生成部12 bで生成された疑似乱数がそのままANDゲート58bの出力として出力乱数生 成部14に入力され、他方ANDゲート58aの出力は「0」となる。すなわち



[0022]

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の等価回路によっても実施可能である。例えば、上記実施形態では、疑似乱数が、17段または15段のシフトレジスタを有する線形シフトレジスタ符号発生器によって生成される数種類のM系列符号である場合を例示したが、この例には限定されず、それ以外の段数のシフトレジスタあるいはタップの組み合わせに基づく疑似乱数系列であってもよい。また、複数の疑似乱数生成部を、同じ系列の疑似乱数を発生させるものとしてもよい。また、上記実施形態では、シフトレジスタの最終段のフリップフロップのQ出力を疑似乱数として出力したが、他のフリップフロップから疑似乱数を出力してもよいし、シフトレジスタに入力される帰還値を疑似乱数出力としてもよい。

[0023]

【発明の効果】

以上説明したように、本発明によれば、出力乱数をどの疑似乱数に基づいて生成するかが物理乱数に基づいてランダムに変化するため、その予測が難しく暗号化アルゴリズム等への適用に際してより安全性の高い乱数を生成することができる。

【図面の簡単な説明】


【図1】 本発明の実施の形態1にかかる乱数生成装置の構成図である。

- 【図2】 本発明の実施の形態にかかる乱数生成装置で用いられる物理乱数発生器の構成図である。
 - 【図3】 本発明の実施の形態2にかかる乱数生成装置の構成図である。
 - 【図4】 本発明の実施の形態3にかかる乱数生成装置の構成図である。
 - 【図5】 本発明の実施の形態4にかかる乱数生成装置の構成図である。 【符号の説明】
- 10,30,40,50 乱数生成装置、12a,12b 疑似乱数生成部、14 出力乱数生成部、16 物理乱数発生器、18,48,58 切替部、20a,20b シフトレジスタ、22a,22b EXORゲート、24 信号源。




図面


【図1】




【図2】
















【書類名】

要約書

【要約】

【課題】 予測が困難であり、暗号化アルゴリズム等での適用についてより安全性の高い乱数を生成する。

【解決手段】 乱数生成装置10は、各々所定の疑似乱数系列の乱数を出力可能な複数の疑似乱数生成部12a,12bと、複数の疑似乱数生成部12a,12bの出力に基づいて出力乱数を生成する出力乱数生成部14と、物理乱数を生成する物理乱数発生器16と、物理乱数発生器16の生成した物理乱数に基づいて疑似乱数生成部12bの出力値の更新の有無を切り替える切替部18と、を備える。かかる構成によれば、出力乱数をどの疑似乱数系列に基づいて生成するかが物理乱数に基づいてランダムに切り替わることとなり、従来の乱数に比べ、その予測が非常に難しくなる。

【選択図】

図1

特願2002-331884

出 願 人 履 歴 情 報

識別番号

[000001889]

1. 変更年月日 [変更理由] 住 所

氏 名

1993年10月20日 住所変更

理田」 住所変

大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社

特願2002-331884

出願人履歴情報

識別番号

[502398610]

1. 変更年月日 [変更理由] 住 所 氏 名

2002年11月 1日 新規登録 群馬県前橋市上佐鳥町54-2 株式会社数理設計研究所

特願2002-331884

出願人履歴情報

識別番号

[502343458]

1.変更年月日 [変更理由]

2002年 9月20日 新規登録

住 所 氏 名

東京都台東区上野1丁目19番10号

三洋セミコンデバイス株式会社